3DNAND为NAND技术的主流发展趋势

1、DRAM：技术演进以制程推进为主，头部厂商向10nm制程逼近

DRAM作为RAM核心产品，通常用作CPU处理数据的临时存储装置，主要应用于智能手机、PC、服务器等领域，随着现代电子信息系统的存储数据规模呈现指数级增长，DRAM器件的主流存储容量不断扩大，其市场规模也在不断提升，根据Yole数据，以市场规模作为统计口径，2022年DRAM产品在全球存储芯片市场中占比达56%。

按照产品分类DRAM可以细分为DDR、LPDDR、GDDR、HBM等。

DDR(DoubleDataRateSDRAM，双倍速率同步动态随机存储器)主要应用于PC和服务器上，当前已经发展至第五代，每一代的升级主要体现在工作电压越来越低、芯片容量越来越大、传输速率也越来越快。DDR5于2020年上市，相较于DDR4，DDR5传输速度提升约2倍，同时耗电量降低约20%，当前价格较高成为制约DDR5发展的主要因素，随着产品单价和产能逐步达到市场要求，加上各大厂商的积极推动，DDR5渗透率将进一步提升。

LPDDR(LowPowerDDR，低功耗双信道同步动态随机存取内存)以低功耗和小体积著称，主要应用于移动式电子产品。为了满足智能手机等移动式电子产品在功耗和体积方面的需求，在DDR的基础上诞生了LPDDR，当前LPDDR发展到LPDDR5X，相较上一代标准，LPDDR5X性能提升同样非常显著，拥有更快的速率、更高的带宽和更低的延迟。

GDDR(GraphicsDDR，绘图用双信道同步动态随机存取内存)专门为高端显示应用所打造，具备高带宽、高延时特点，主要适配于类似显示图像这种需要大数据传输而对时延不敏感的场合，当前GDDR已发展至GDDR6X。

HBM(HighBandwidthMemory，高宽带内存)是3DDRAM的主要代表产品，采用硅通孔(TSV)技术将多个DRAM芯片进行堆叠，并与GPU一同进行封装，形成大容量、高位宽的DDR组合阵列，从而克服单一封装内的带宽限制。

当前DRAM技术演进路径以制程推进为主，最新的1α节点仍处于10+nm阶段。DRAM技术演进的本质主要为通过缩小制程来提高存储密度，对于DRAM芯片来说，晶体管尺寸越来越小意味着芯片上集成的晶体管就越多，也就代表单片芯片存储容量就越大。三星、SK海力士、美光在2016-2017年期间便进入了1x(16nm-19nm)阶段，2018-2019年达到1y(14nm-16nm)阶段，2020年为1z(12nm-14nm)阶段。各家行业龙头继续朝着10nm制程逼近，其中，2022年三星公布将于2023年进入1β工艺阶段，而美光开始向其客户运送1βDRAM产品样品，率先进入1β节点。国内方面，长鑫存储作为国产DRAM龙头，2019年实现8GbDDR4产品投产。

随着DRAM技术制程向10nm演进，EUV光刻技术成为未来生产DRAM的必要选择。现阶段DRAM使用最成熟的仍是193nm的DUV光刻技术，而EUV光刻机使用13.5nm波长，可以光刻出更加精准的图案，在14nm制程后，由于DUV需要使用多重曝光技术才能形成更细线宽的电路，采用EUV的经济效益将会更加突出，与此同时，使用EUV可以减少4-5道工序，能够进一步降低生产成本。三星和SK海力士分别在2020年和2021年就导入了EUV技术，而美光则继续使用改良DUV技术来生产DRAM，预计于2024年采用EUV。尽管EUV能够克服当下难题，受限于物理极限和结构技术瓶颈，3D-DRAM概念应运而生。NAND闪存率先实现三维技术的突破，堆叠层数已突破200层，而当前3DDRAM技术仍处于探索当中，3DDRAM主要通过将存储单元堆叠至逻辑单元上方来实现存储容量增加，其中HBM便是3DDRAM最具代表性的产品。

2、NANDFLASH：3DNAND成主流发展趋势，堆叠层数突破200层

NANDFlash属于非易失性存储设备，基于浮栅晶体管设计，即使断电存储的数据也不会丢失，NANDFlash作为当前低成本和大密度数据存储的主要存储解决方案，广泛应用于智能手机、服务器、PC等电子终端市场，根据Yole数据，以市场规模作为统计口径，2022年NAND闪存产品在全球存储芯片市场中占比达41%。

根据存储方式的不同，NANDFlash又可分为SLC、MLC、TLC和QLC，对应存储单元分别可存放1、2、3和4bit的数据，存储密度越大，其寿命越短且速度越慢，但容量越大成本越低。以SLC和QLC为例，SLC相对于其他类型NAND闪存颗粒单位容量成本更高，但其数据保存时间更长、读取速度更快，反之，QLC拥有较高的存储密度且更低的成本，但是其寿命短、读取速度慢，目前NANDFlash主要以TLC为主。

3DNAND为NAND技术的主流发展趋势。在早期，NAND闪存主要以2D平面形式存在，其扩展容量的原理主要通过在一个平面上将多个存储单元进行拼接，存储单元的数量越多，存储容量就越大，随着存储芯片厂商将2DNAND的单元尺寸从120nm微缩至14nm时，2D结构在容量扩展方面的局限性开始显现，其可靠性会随着制程微缩进一步下降。为了克服2DNAND技术的自身缺陷，2007年东芝(现在的铠侠)提出了3DNAND结构的技术理念，3DNAND主要通过在垂直堆栈中将多组存储单元进行相互层叠，以实现存储容量增加的目的，堆叠层数越高则意味着容量就越高。

2014年三星率先推出业界首个3DV-NAND产品，经历了近十年的发展后，垂直方向堆叠3DNAND层数成为各大NAND厂商竞争的主要方向。其中，2022年美光实现232层NAND闪存产品的出货，三星也宣布开始量产236层3DNAND闪存芯片，铠侠和西部数据预计将于2023年推出218层3DNAND闪存，SK海力士则在2023年展示了其最新300层3DNAND产品原型，预计将在2024-2025年期间上市。国内方面，长江存储在NAND领域取得不断突破，持续缩短与海外巨头的差距，在2020年成功研发128层3DNAND闪存产品。

为了在3DNAND的基础上进一步提高存储容量，SK海力士推出了4DNAND技术，4DNAND技术主要通过在3DNAND中利用单元下外围(PUC)技术，在单元下方形成外围电路，减少外围电路所占面积，从而实现容量的增加和成本的降低，2022年，SK海力士宣布成功研发全球首款业界最高层数的238层4DNAND闪存。

欲了解更多中国半导体材料行业的未来发展前景，可以点击查看中研普华产业院研究报告《2023-2028年中国半导体材料行业市场深度全景调研及投资前景分析报告》。